SN74HC04N электронный IC откалывает интегрированный инвертор наговора компонентов
electronic integrated circuit
,linear integrated circuits
74HC04; 74HCT04
Инвертор наговора
ОСОБЕННОСТИ
• Исполняет с но. 8-1A JEDEC стандартным
• Предохранение от ESD: HBM EIA/JESD22-A114-A превышает 2000 V MM EIA/JESD22-A115-A превышает 200 V.
• Определенный от −40 к °C +85 и −40 до +125 °C.
ОПИСАНИЕ
74HC/HCT04 высокоскоростные приборы CMOS Si-ворот и штырь совместимый с низкой мощностью Schottky TTL (LSTTL). Они определены в согласии с но. 7A JEDEC стандартным. 74HC/HCT04 обеспечивают 6 переворачивая буферов.
БЫСТРЫЕ СПРАВОЧНЫЕ ДАННЫЕ
GND = 0 V; Tamb = °C 25; ≤ 6,0 ns tr = tf.
| СИМВОЛ | ПАРАМЕТР | УСЛОВИЯ | ТИПИЧНЫЙ | БЛОК | |
| HC04 | HCT04 | ||||
| tPHL/tPLH | nA задержки распространения к nY | CL = 15 pF; VCC = 5 V | 7 | 8 | ns |
| CI | входная емкость | 3,5 | 3,5 | pF | |
| CPD | емкость диссипации силы в ворота | примечания 1 и 2 | 21 | 24 | pF |
Примечания
1. CPD использован для того чтобы определить динамическую диссипацию силы (PD в µW).
× VCC PD = CPD × fi 2 × n + Σ (× 2 fo × VCC CL) где:
частота fi = входного сигнала в MHz;
частота fo = выхода в MHz;
Емкость нагрузки CL = выхода в pF;
VCC = подача напряжения в вольтах;
Выходы n = общей нагрузки переключая;
Σ (× 2 fo × VCC CL) = сумма выходов.
2. Для 74HC04: условие VI = GND до VCC.
Для 74HCT04: условие VI = GND к VCC − 1,5 V.
Конфигурация Pin Fig.1 DIP14, SO14 и (t) SSOP14.
Конфигурация Pin Fig.2 DHVQFN14. Символ логики Fig.3.
Символ логики IEC Fig.4. Диаграмма логики Fig.5 (один инвертор).

