XC7A50T-1CSG324I Программирование обломока ic программиста обломока ic интегральной схемаы обзора семьи Spartan-6

Общее описание

Семья Spartan®-6 обеспечивает ведущие возможности системной интеграции с самой низкой общей стоимостью для высокообъемных применений. Семья 13-члена поставляет расширенные плотности выстраивая в ряд от 3 840 до 147 443 клетки логики, с половиной расхода энергии предыдущих спартанских семей, и более быстрое, более всестороннее взаимодействие. Построенный на зрелом технологическом прочессе 45 nm маломощном медном который поставляет оптимальный баланс цены, силы, и представления, семья Spartan-6 предлагает новое, логика эффективных, двойн-регистров 6 входного сигнала следования таблицы (LUT) и богатый выбор встроенных на уровне систем блоков.

Эти включают 18 штосселей блока кб (2 x кб 9), куски второго поколения DSP48A1, регуляторы памяти SDRAM, увеличенные блоки управления часов смешанн-режима, технологию SelectIO™, poweroptimized высокоскоростные серийные блоки приемопередатчика, блоки критической точки PCI Express® совместимые, предварительные на уровне систем режимы управления силы, автоматическ-обнаруживают опции конфигурации, и увеличенную безопасность IP с предохранением от AES и ДНК прибора. Эти особенности снабжают недорогую programmable альтернативу изготовленные на заказ продукты ASIC с беспрецедентной простотой в использовании. Предложение Spartan-6 FPGAs самое лучшее решение для высокообъемных дизайнов логики, ориентированных на потребитель дизайнов DSP, и цен-чувствительных врезанных применений.

Spartan-6 FPGAs programmable учреждение кремния для прицеленных платформ дизайна которые поставляют интегрированное программное обеспечение и аппаратные компоненты которое позволяют дизайнеры сфокусировать на нововведении как только их этап разработки начинает.

Сводка особенностей Spartan-6 FPGA

• Семья Spartan-6:

• Spartan-6 LX FPGA: Оптимизированная логика

• Spartan-6 LXT FPGA: Высокоскоростное серийное взаимодействие

• Конструированный для низкой цены

• Множественные эффективные интегрированные блоки

• Оптимизированный выбор стандартов I/O

• Расположенные ступенями пусковые площадки

• Высокообъемные пластиковые провод-скрепленные пакеты

• Низкая статическая и динамическая сила

• процесс 45 nm оптимизированный для цены и низкой мощности

• Будьте в спящем режиме режим силы-вниз для силы нуля

• Приостанавливайте режим поддерживает государство и конфигурацию с многоштыревое будильника, повышение контроля • Более малоэнергичное напряжение тока ядра 1.0V (LX FPGAs, -1L единственные)

• Напряжение тока ядра высокой эффективности 1.2V (ранги скорости LX и LXT FPGAs, -2, -3, и -4)

Вход-выход

Число штырей I/O меняет от 102 к 576, в зависимости от размера прибора и пакета. Каждый штырь I/O конфигурируем и может исполнить с большое количество стандартов, используя до 3.3V. Руководство пользователя ресурсов Spartan-6 FPGA SelectIO описывает совместимости I/O различных вариантов I/O. За исключением штырей поставки и немного преданных штырей конфигурации, все другие штыри пакета имеют такие же возможности I/O, ограниченные только некоторыми правилами ведения банковских операций. Весь I/O потребителя двухнаправленн; никакие только для входн штыри.

Характеристики I/O электрические

Одно-законченные выходы используют обычные структура, управлять высокий к VCCO или низкий уровень выхода нажима/тяги CMOS к земле, и могут быть положены в высоко--Z государство. Много особенностей I/O имеют в распоряжении дизайнер системы выборочно призвать в каждом I/O в их дизайне, как слабая внутренняя тяга-вверх и опрокинутые резисторы, сильные внутренние резисторы входного сигнала разделени-прекращения, регулируемые привод-прочности и ряд-тарифы выхода, и дифференциальные резисторы прекращения. См. руководство пользователя ресурсов Spartan-6 FPGA SelectIO для получения более подробной информации на доступных вариантах для каждого стандарта I/O.

СПИСОК ЗАПАСА