Обзор семейства Спартанец-6

Общее описание
 
Семейство Spartan®-6 обеспечивает передовые возможности системной интеграции с наименьшими общими затратами для приложений с большими объемами.
 
Семейство из тринадцати элементов обеспечивает увеличенную плотность от 3840 до 147443 логических ячеек, вдвое меньшее энергопотребление по сравнению с предыдущими семействами Spartan, а также более быстрое и комплексное подключение.
 
Семейство Spartan-6, созданное на основе зрелой 45-нм маломощной медной технологии, обеспечивающей оптимальный баланс стоимости, мощности и производительности, предлагает новую, более эффективную логику двойного регистра с 6 входными таблицами поиска (LUT) и богатый выбор встроенных блоков системного уровня.
 
К ним относятся блоки ОЗУ по 18 Кб (2 x 9 Кб), слайсы DSP48A1 второго поколения, контроллеры памяти SDRAM, усовершенствованные блоки управления синхронизацией в смешанном режиме, технология SelectIO™, блоки высокоскоростных последовательных приемопередатчиков с оптимизированным энергопотреблением, блоки конечных точек, совместимые с PCI Express®, расширенные режимы управления питанием на уровне системы, параметры конфигурации с автоматическим определением и улучшенная IP-безопасность с защитой AES и ДНК устройства.
 
Эти функции обеспечивают недорогую программируемую альтернативу специализированным продуктам ASIC с беспрецедентной простотой использования.FPGA Spartan-6 предлагают лучшее решение для крупномасштабных логических проектов, ориентированных на потребителя проектов DSP и недорогих встраиваемых приложений.
 
FPGA Spartan-6 — это программируемая кремниевая основа для целевых платформ проектирования, которая предоставляет интегрированные программные и аппаратные компоненты, позволяющие разработчикам сосредоточиться на инновациях, как только начинается их цикл разработки.
 
Краткий обзор возможностей FPGA Spartan-6
• Семья Спартанец-6:
• Spartan-6 LX FPGA: оптимизированная логика
• Spartan-6 LXT FPGA: высокоскоростное последовательное подключение
• Низкая стоимость
• Несколько эффективных интегрированных блоков
• Оптимизированный выбор стандартов ввода/вывода
• Ступенчатые подушечки
 
• Пластиковые упаковки большого объема, скрепленные проволокой
• Низкая статическая и динамическая мощность
• Техпроцесс 45 нм, оптимизированный по стоимости и низкому энергопотреблению
• Режим гибернации с пониженным энергопотреблением для нулевого энергопотребления
• Режим ожидания поддерживает состояние и конфигурацию с многоконтактным пробуждением, улучшением управления
• Напряжение ядра 1,0 В с низким энергопотреблением (только LX FPGA, -1L)
• Высокопроизводительное напряжение ядра 1,2 В (ПЛИС LX и LXT, классы скорости -2, -3 и -4)
• Блоки интерфейсов SelectIO™, поддерживающие различные напряжения и стандарты
 
• Скорость передачи данных до 1050 Мбит/с на дифференциальный ввод-вывод
• Выбираемый выходной сигнал, до 24 мА на контакт
• Стандарты и протоколы от 3,3 В до 1,2 В/В
• Недорогие интерфейсы памяти HSTL и SSTL
• Совместимость с горячей заменой
• Регулируемая скорость нарастания ввода/вывода для улучшения целостности сигнала
• Высокоскоростные последовательные приемопередатчики GTP в LXT FPGA
 
• До 3,125 Гбит/с • Высокоскоростные интерфейсы, включая: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort и XAUI
• Встроенный блок Endpoint для конструкций PCI Express (LXT)
• Недорогая поддержка технологии PCI®, совместимая со спецификацией 33 МГц, 32 и 64 бита.
• Эффективные слайсы DSP48A1
• Высокопроизводительные арифметические операции и обработка сигналов
 
• Быстрый множитель 18 x 18 и 48-битный аккумулятор
• Возможность конвейерной и каскадной обработки
• Предварительный сумматор для помощи приложениям фильтрации
• Блоки встроенного контроллера памяти
• Поддержка DDR, DDR2, DDR3 и LPDDR
• Скорость передачи данных до 800 Мбит/с (пиковая пропускная способность 12,8 Гбит/с)
• Структура многопортовой шины с независимым FIFO для сокращения времени проектирования
• Многочисленные логические ресурсы с повышенной логической емкостью
 
• Дополнительный регистр сдвига или поддержка распределенного ОЗУ
• Эффективные LUT с 6 входами повышают производительность и минимизируют энергопотребление
• LUT с двойными триггерами для приложений, ориентированных на трубопровод.
• Блокировать ОЗУ с широким диапазоном детализации
• Быстрое блочное ОЗУ с возможностью записи байтов
• Блоки по 18 Кб, которые можно дополнительно запрограммировать как два независимых блока ОЗУ по 9 Кб.
 
• Плитка управления часами (CMT) для повышения производительности
• Низкий уровень шума, гибкая синхронизация
• Диспетчеры цифровых часов (DCM) устраняют перекос часов и искажение рабочего цикла.
• Контуры фазовой автоподстройки частоты (PLL) для тактирования с низким джиттером
• Синтез частоты с одновременным умножением, делением и фазовым сдвигом
 
• Шестнадцать сетей глобальных часов с малым рассогласованием
• Упрощенная конфигурация, поддержка недорогих стандартов
• 2-контактная конфигурация с автоматическим определением
• Широкая поддержка SPI сторонних производителей (до x4) и флэш-памяти NOR.
• Многофункциональная флэш-память Xilinx Platform с JTAG
• Поддержка MultiBoot для удаленного обновления с несколькими битовыми потоками с использованием сторожевого таймера.
• Повышенная безопасность для защиты дизайна
• Уникальный идентификатор ДНК устройства для аутентификации дизайна
 

 
ЧАСТЬ АКЦИИ