Микросхема интегральной схемы CY7C1372D-167AXI 18-Мбит SRAM с конвейерной передачей

CY7C1370D

CY7C1372D

18-мегабитная (512K x 36/1M x 18) конвейерная SRAM с архитектурой NoBL™

Функции

• Совместимость по выводам и функциональный эквивалент ZBT™

• Поддерживает работу шины с частотой 250 МГц без состояний ожидания.

— Доступные уровни скорости: 250, 225, 200 и 167 МГц.

• Внутреннее самосинхронное управление выходным буфером для устранения необходимости использования асинхронного OE

• Полностью зарегистрированы (входы и выходы) для конвейерной работы

• Возможность записи байтов

• Один источник питания 3,3 В

• Источник питания 3,3 В/2,5 В/выход

• Быстрое время от тактовой частоты до вывода

— 2,6 нс (для 250-мегагерцового прибора)

— 2,8 нс (для устройства 225 МГц)

— 3,0 нс (для 200-мегагерцового устройства)

— 3,4 нс (для 167-мегагерцового устройства)

• Контакт включения часов (CEN) для приостановки работы

• Синхронная самосинхронная запись

• Доступны в бессвинцовых корпусах 100 TQFP, 119 BGA и 165 fBGA.

• Граничное сканирование IEEE 1149.1 JTAG

• Возможность пакетной передачи — линейный или чередующийся порядок пакетной передачи

• Опция спящего режима «ZZ» и опция «Стоп-часы»

Функциональное описание

CY7C1370D и CY7C1372D представляют собой 3,3 В, 512 КБ x 36 и 1 Мбит x 18 синхронных конвейерных пакетов SRAM с логикой No Bus Latency™ (NoBL™) соответственно.Они предназначены для поддержки неограниченного числа операций чтения/записи вплотную друг к другу без состояний ожидания.CY7C1370D и CY7C1372D оснащены усовершенствованной (NoBL) логикой, необходимой для выполнения последовательных операций чтения/записи с передачей данных в каждом тактовом цикле.Эта функция значительно повышает пропускную способность данных в системах, требующих частых переходов записи/чтения.CY7C1370D и CY7C1372D совместимы по выводам и функционально эквивалентны устройствам ZBT.

Все синхронные входы проходят через входные регистры, управляемые передним фронтом тактового сигнала.Все выходные данные проходят через выходные регистры, управляемые нарастающим фронтом тактового сигнала.Вход часов определяется сигналом включения часов (CEN), который при снятии подтверждения приостанавливает работу и продлевает предыдущий тактовый цикл.

Операции записи контролируются параметрами Byte Write Selects (BW_а–ЧБ_гдля CY7C1370D и BW_а–ЧБ_бдля CY7C1372D) и вход разрешения записи (WE).Все операции записи выполняются с помощью встроенной схемы синхронной самосинхронной записи.

Три синхронных включения чипа (CE1, CE2, CE3) и асинхронное разрешение выхода (OE) обеспечивают простой выбор банка и управление выходом с тремя состояниями.Чтобы избежать конфликтов на шине, выходные драйверы синхронно находятся в трех состояниях во время части данных последовательности записи.

Логическая блок-схема-CY7C1370D (512K x 36)

Логическая блок-схема-CY7C1372D (1 Мбит x 18)

Максимальные рейтинги

(При превышении этого срока срок службы может сократиться. Для руководства пользователя, не тестировалось.)

Температура хранения ................................................ ...................... от –65°C до +150°C

Температура окружающей среды при включенном питании................................–55°C до +125°С

Напряжение питания на VDD относительно GND.......................................... от –0,5 В до +4,6 В

Постоянный ток на выходы в трех состояниях ....................................... .......... от –0,5 В до VDDQ + 0,5 В

Входное напряжение постоянного тока................................................... ..........................–0,5 В до VDD + 0,5 В

Ток на выходах (НИЗКИЙ) ................................................ ................................ 20 мА

Напряжение статического разряда ...................................................... .............................. > 2001В

(в соответствии с MIL-STD-883, метод 3015)

Ток запирания .................................................................. ...................................... > 200 мА

Предложение акций (Горячая продажа)