XC6SLX75-3CSG484C FPGA - вентильная матрица BGA484 XC6SLX75 поля Programmable

Описание

Семья Spartan®-6 обеспечивает ведущие возможности системной интеграции с самой низкой общей стоимостью для высокообъемных применений. Семья 13-члена поставляет расширенные плотности выстраивая в ряд от 3 840 до 147 443 клетки логики, с половиной расхода энергии предыдущих спартанских семей, и более быстрое, более всестороннее взаимодействие. Построенный на зрелом технологическом прочессе 45 nm маломощном медном который поставляет оптимальный баланс цены, силы, и представления, семья Spartan-6 предлагает новое, логика эффективных, двойн-регистров 6 входного сигнала следования таблицы (LUT) и богатый выбор встроенных на уровне систем блоков. Эти включают 18 штосселей блока кб (2 x кб 9), куски второго поколения DSP48A1, регуляторы памяти SDRAM, увеличенные блоки управления часов смешанн-режима, технологию SelectIO™, poweroptimized высокоскоростные серийные блоки приемопередатчика, блоки критической точки PCI Express® совместимые, предварительные на уровне систем режимы управления силы, автоматическ-обнаруживают опции конфигурации, и увеличенную безопасность IP с предохранением от AES и ДНК прибора. Эти особенности снабжают недорогую programmable альтернативу изготовленные на заказ продукты ASIC с беспрецедентной простотой в использовании. Предложение Spartan-6 FPGAs самое лучшее решение для высокообъемных дизайнов логики, ориентированных на потребитель дизайнов DSP, и цен-чувствительных врезанных применений. Spartan-6 FPGAs programmable учреждение кремния для прицеленных платформ дизайна которые поставляют интегрированное программное обеспечение и аппаратные компоненты которое позволяют дизайнеры сфокусировать на нововведении как только их этап разработки начинает

Особенность

• Семья Spartan-6:
• Spartan-6 LX FPGA: Оптимизированная логика
• Spartan-6 LXT FPGA: Высокоскоростное серийное взаимодействие
• Конструированный для низкой цены
• Множественные эффективные интегрированные блоки
• Оптимизированный выбор стандартов I/O
• Расположенные ступенями пусковые площадки
• Высокообъемные пластиковые провод-скрепленные пакеты
• Низкая статическая и динамическая сила
• процесс 45 nm оптимизированный для цены и низкой мощности
• Будьте в спящем режиме режим силы-вниз для силы нуля
• Приостанавливайте режим поддерживает государство и конфигурацию с
многоштыревое будильника, повышение контроля
• Более малоэнергичное напряжение тока ядра 1.0V (LX FPGAs, -1L единственные)
• Напряжение тока ядра высокой эффективности 1.2V (LX и LXT
FPGAs, -2, -3, и ранги скорости -3N)
• Мульти-напряжение тока, мульти-стандартные банки интерфейса SelectIO™
• Тариф передачи данных до 1 080 Mb/s в дифференциальный I/O
• Дискретный привод выхода, до 24 мамы в штырь
• 3.3V к стандартам и протоколам I/O 1.2V
• Интерфейсы недорогой памяти HSTL и SSTL
• Оперативно замените соответствие
• Регулируемый I/O сразил тарифы для того чтобы улучшить целостность сигнала
• Высокоскоростные приемопередатчики GTP серийные в LXT FPGAs
• До 3,2 Gb/s
• Высокоскоростные интерфейсы включая: Серийное ATA, рассвет,
1G локальные сети, PCI срочный, OBSAI, CPRI, EPON,
GPON, DisplayPort, и XAUI
• Интегрированный блок критической точки для дизайнов PCI срочных (LXT)
• Недорогая технологическая поддержка PCI® совместимая с
33 MHz, 32 - и 64-разрядная спецификация.
• Эффективные куски DSP48A1
• Высокопроизводительная арифметика и обработка сигнала
• Быстро множитель 18 x 18 и 48 сдержанный аккумулятор
• Прокладывая трубопровод и каскадируя возможность
• Пре-сумматор для помощи применений фильтра
• Интегрированные блоки регулятора памяти
• Поддержка ГДР, DDR2, DDR3, и LPDDR
• Тарифы данных до 800 Mb/s (ширина полосы частот пика 12,8 Gb/s)
• структура автобуса Мульти-порта с независимым FIFO, который нужно уменьшить
вопросы времени дизайна
• Обильные ресурсы логики с увеличенной емкостью логики
• Опционный сдвиговый регистр или распределенная поддержка RAM
• Эффективный 6 входной сигнал LUTs улучшить представление и
уменьшите силу
• LUT с двойными кувырками для применений трубопровода центральных
• RAM блока с широким диапазоном степени детализации
• Быстрый RAM блока с байтом написать позволяет
• 18 блоков кб которые можно выборочно запрограммировать как 2
независимые 9 штосселей блока кб
• Плитка управления часов (CMT) для увеличенного представления
• Малошумный, гибкий хронометрировать
• Менеджеры цифровых часов (DCMs) исключают часы уклоняют
и искажение круга обязаностей
• Участк-запертые петли (PLLs) для хронометрировать низко-дрожания
• Синтез частоты с одновременным умножением,
разделение, и сдвиг фазы
• 16 сетей часов низко-skew глобальных
• Упрощенная конфигурация, поддерживает недорогие стандарты
• штырь 2 автоматическ-обнаруживает конфигурацию
• Широкая третья сторона SPI (до x4) и НИ внезапная поддержка
• Вспышка платформы Xilinx особенности богатая с JTAG
• Поддержка MultiBoot для удаленного подъема с многократной цепью
bitstreams, используя предохранение от сторожевого пса
• Увеличенная безопасность для предохранения от дизайна
• Уникальный идентификатор ДНК прибора для удостоверения подлинности дизайна
• Шифрование bitstream AES в более больших приборах
• Более быстрая врезанная обработка с увеличенный, низкая цена,
Процессор MicroBlaze™ мягкий
• Ведущие в отрасли дизайны IP и ссылки