16 канал 1 MSPS 12-Bit ADC с программным механизмом в 28-Lead TSSOP AD7490BRUZ
electronic chip board
,electronic components ic
16-Channel, 1 MSPS, 12-Bit ADC с программным механизмом в 28-Lead TSSOP
ОСОБЕННОСТИ
Быстрый тариф объема: 1 MSPS
Определенный для VDD 2,7 v к 5,25 v
Тарифы объема низкой мощности при максимальном
максимум 5,4 mW на kSPS 870 с 3 поставками v
максимум 12,5 mW на 1 MSPS с 5 поставками v
16 (одно-законченных) входных сигналов с программным механизмом
Широкая ширина полосы частот входного сигнала
69,5 dB SNR на 50 КГц частоты входного сигнала
Гибкая сила/серийное управление тактовой частоты
Отсутствие задержек трубопровода
Высокоскоростной последовательный интерфейс, SPI/QSPI™/MICROWIRE™/DSP совместимое
Полный режим выключения: 0,5 максимума µA
28-lead TSSOP и 32 пакета руководства LFCSP
ФУНКЦИОНАЛЬНАЯ БЛОК-СХЕМА
ОБЩЕЕ ОПИСАНИЕ
AD7490 12 сдержанных быстрого хода, низкая мощность, 16 канал, последовательное сближение ADC. Часть работает от одиночное 2,7 v до 5,25 тарифы электропитания v и объема особенностей до 1 MSPS. Часть содержит малошумный, широкий усилитель след-и-владением ширины полосы частот который может отрегулировать частоты входного сигнала свыше 1 MHz.
Процесс и сбор информации преобразования проконтролированы используя CS и серийный сигнал часов, позволяющ прибору легко взаимодействовать с микропроцессорами или DSPs. Входной сигнал попробован на падая крае CS, и преобразование также начато в этот момент. Никакие задержки трубопровода связанные с частью.
AD7490 использует предварительные методы дизайна для того чтобы достигнуть очень диссипации низкой мощности на высоких тарифах объема. Для тарифов объема максимума, AD7490 уничтожает как раз 1,8 мамы с 3 поставками v, и 2,5 мамы с 5 поставками v.
Путем устанавливать уместные биты в регистре контроля, ряд ввода аналога для части можно выбрать для того чтобы быть 0 v к входному сигналу входного сигнала REFIN или 0 v до 2 × REFIN, с любым прямым 2 комплектов выхода кодирвоанием бинарных или. AD7490 отличает 16 одно-законченными вводами аналога с программным механизмом канала для того чтобы позволить предпрограммированному выбору каналов быть преобразованным последовательно. Время преобразования определено частотой SCLK потому что это также использовано как мастерские часы для того чтобы контролировать преобразование.
AD7490 доступно в 32 руководстве LFCSP и 28 пакете руководства TSSOP.
САМЫЕ ИНТЕРЕСНЫЕ ПРОДУКТА
1. AD7490 предлагает тарифы до 1 объема MSPS. При максимальном объем с 3 v поставками, AD7490
рассеивает как раз 5,4 mW из силы.
2. Последовательность каналов можно выбрать, через которые циклы AD7490 и новообращенные.
3. AD7490 работает от одиночное 2,7 v к поставке 5,25 v. Функция VDRIVE позволяет последовательному интерфейсу
соединиться сразу до также 3 независимого v или 5 процессорных систем v VDD.
4. Конверсионный курс определен серийными часами, позволяющ времени преобразования быть уменьшенным до конца
серийный рост тактовой частоты. Часть также отличает различными режимами выключения для того чтобы увеличить энергетический коэффициент полезного действия
на более низких тарифах объема. Расход энергии 0,5 µA, максимального, когда полностью выключение.
5. Часть отличает стандартным последовательным сближением ADC с точным контролем момента времени забора через
входной сигнал CS и раз с управления преобразования.
АБСОЛЮТНЫЙ МАКСИМУМ ЖИВОТИКОВ ОЦЕНОК = 25°C, если не указано иное.
| Параметр Оценка |
|
VDD к GND −0.3 v до +7 v VDRIVE к GND −0.3 v к VDD + 0,3 v Напряжение тока ввода аналога к GND −0.3 v к VDD + 0,3 v Ввод напряжения цифров к GND −0.3 v до +7 v Напряжение тока цифрового данного к GND −0.3 v к VDD + 0,3 v REFIN к GND −0.3 v к VDD + 0,3 v Течение входного сигнала к любому Pin за исключением поставок1 мамы ±10 Температурные амплитуды рабочей температуры Коммерчески (версия b) −40°C к +85°C Диапазон температур хранения −65°C к +150°C Температура соединения 150°C LFCSP, пакет TSSOP, диссипация силы 450 mW импеданс θJA термальный 108.2°C/W (LFCSP) 97.9°C/W (TSSOP) импеданс θJC термальный 32.71°C/W (LFCSP) 14°C/W (TSSOP) Температура руководства, паяя Участок пара (sec 60) 215°C Инфракрасный (sec 15) 220°C ESD 1 kV |
Переходные течения 1 до 100 мам не причиняют захват SCR.
Стрессы над теми перечисленными под абсолютным максимумом оценок могут причинить постоянное повреждение к прибору. Это стресс классифицируя только; не подразумевается функциональная деятельность прибора на этих или всех других условий над теми показанными в рабочем разделе этой спецификации. Подвержение к абсолютному максимуму классифицируя условий на выдвинутые периоды может повлиять на надежность прибора.
КОНФИГУРАЦИИ PIN И ОПИСАНИЯ ФУНКЦИИ
Описания функции Pin
|
Pin нет. TSSOP LFCSP Мнемоника Описание |
|
20 18 CS Обломок отборный. Активный низкий входной сигнал логики. Этот входной сигнал обеспечивает двойное функция начинать преобразования на AD7490 и также обрамляет серийную передачу данных. 23 21 REFIN Входной сигнал ссылки для AD7490. Внешняя ссылка приложите к этому входному сигналу. Ряд напряжения тока для внешнего ссылка 2,5 v ± 1% для определенного представления. 22 20 VDD Входной сигнал электропитания. Ряд VDD для AD7490 от 2,7 v до 5,25 V. Для 0 v до 2 ряд × REFIN, VDD от 4,75 v до 5,25 V. 14, 21, 24 12, 19, 22 AGND Сетноая-аналогов земля. Земная контрольная точка для всех сетей на AD7490. Все сетноые-аналогов/цифровые входные сигналы и вс внешние сигнал ссылки должен быть сослан на это напряжение тока AGND. Все штыри AGND должны быть соединены совместно. 13 до 5, 11 до 9, VIN 0 к VIN 15 Ввод аналога 0 через ввод аналога 15. Одно-законченное 16 3 до 1, 7 до 2, каналы ввода аналога которые переданы по мультиплексу в на обломоке 28 до 25 31 до 26, след-и-владение. Канал ввода аналога, который нужно преобразовать 24 выбранный путем использование двоичных разрядов адреса ADD3 через ADD0 регистр контроля. Двоичные разряды адреса, совместно с Биты SEQ и ТЕНИ, позволяют регистру последовательности быть запрограммированный. Ряд входного сигнала для всех каналов входного сигнала может удлините от 0 v к REFIN или 0 v к 2 × REFIN по мере того как выбранный через бит РЯДА в регистре контроля. Любой неиспользованный входной сигнал каналы должны быть подключены с AGND для избежания шума приемистость. 19 17 DIN Данные внутри. Входной сигнал логики. Данные, который нужно написать в регистр контроля AD7490 обеспечивает на этом входном сигнале и хронометрируется в регистр на падая крае SCLK (см. контроль Раздел регистра). 15 13 DOUT Данные вне. Выход логики. Результат преобразования от AD7490 обеспечено на этом выходе как поток серийных данных. Биты хронометрируются вне на падая крае SCLK входной сигнал. Поток данных состоит из 4 двоичных разрядов адреса показывающ которому каналу результат преобразования соответствует к, следовать 12 битами данных по преобразования, которые обеспеченный MSB сперва. Кодирвоание выхода можно выбрать как прямое бинарное или комплект 2 через КОДИРУЯ бит внутри регистр контроля. 16 14 SCLK Серийные часы. Входной сигнал логики. SCLK обеспечивает серийные часы для получая доступ данные от части. Этот входной сигнал часов также использован как источник часов для процесса преобразования AD7490. 17 15 VDRIVE Входной сигнал электропитания логики. Напряжение тока поставленное на этом штыре определяет на каком напряжении тока последовательный интерфейс AD7490 работает. N/A EP EPAD Подвергли действию пусковая площадка. Connect подверг пусковая площадка действию GND. |
Флэш-память ЗАПАС IC CPC5622A НОВЫЙ И ПЕРВОНАЧАЛЬНЫЙ
SP706REN-L/TR Электронные интегральные схемы Ics Чипы низкомощные микропроцессоры
ISD2590P Электронные микросхемы чипов с одним чипом
Передатчик SP3485CN-L/TR 3.3V 10Mbps SOIC8 одиночный
Приемопередатчик обломока интегральной схемаы 74HCT245D не переворачивая 1 бит элемента 8
Модуль дешифратора MT8870 DTMF, модуль дешифратора управлением телефона набирая аудио
ЗАПАС CS4345-CZZR НОВЫЙ И ПЕРВОНАЧАЛЬНЫЙ
P80C32X2BA 80C51 Программируемые микросхемы, 8-битные микроконтроллеры семейства общих цифровых микросхем
THC63LVD104C Новый и оригинальный запас