Программируемая печатная плата EPM3128ATC144-10 Программируемые интегральные микросхемы Семейство программируемых логических устройств

 
Семейство программируемых логических устройств MAX 3000A
Функции
■ Высокопроизводительные и недорогие программируемые логические устройства (PLD) на основе CMOS EEPROM, построенные на архитектуре MAX®.
■ Возможность внутрисистемного программирования (ISP) 3,3 В благодаря встроенному стандарту IEEE Std.Интерфейс 1149.1 Joint Test Action Group (JTAG) с расширенной возможностью блокировки контактов — схема ISP совместима со стандартом IEEE Std.1532
■ Встроенная схема тестирования граничного сканирования (BST), совместимая со стандартом IEEE Std.1149.1-1990
■ Расширенные функции ISP: – Усовершенствованный алгоритм ISP для более быстрого программирования – Бит ISP_Done для обеспечения полного программирования – Подтягивающий резистор на контактах ввода/вывода во время внутрисистемного программирования
■ PLD с высокой плотностью от 600 до 10 000 используемых вентилей
■ Логические задержки между выводами 4,5 нс при частоте счета до 227,3 МГц.
■ Интерфейс ввода/вывода MultiVoltTM, позволяющий ядру устройства работать при напряжении 3,3 В, а контакты ввода/вывода совместимы с логическими уровнями 5,0 В, 3,3 В и 2,5 В.
■ Количество выводов варьируется от 44 до 256 в различных тонких четырехъядерных плоских корпусах (TQFP), пластиковых четырехъядерных плоских корпусах (PQFP), пластиковых корпусах с J-выводами (PLCC) и корпусах FineLine BGATM.
■ Поддержка горячей розетки
■ Структура непрерывной маршрутизации программируемого массива межсоединений (PIA) для быстрой и предсказуемой производительности
■ Промышленный диапазон температур
■ PCI-совместимость
■ Удобная для шины архитектура, включая программируемое управление скоростью нарастания
■ Выход с открытым стоком
■ Программируемые триггеры макроячейки с отдельными элементами управления очисткой, предустановкой, синхронизацией и включением синхронизации
■ Программируемый режим энергосбережения для снижения энергопотребления более чем на 50 % в каждой макроячейке
■ Настраиваемое расширение терминов продуктов, позволяющее использовать до 32 терминов продуктов на макроячейку.
■ Программируемый защитный бит для защиты патентованных разработок
■ Усовершенствованные архитектурные функции, в том числе: – 6- или 10-контактные или управляемые логикой выходные сигналы разрешения – Два глобальных тактовых сигнала с опциональной инверсией – Расширенные ресурсы межсоединений для улучшения маршрутизации – Программируемое управление скоростью нарастания выходного сигнала
■ Поддержка проектирования программного обеспечения и автоматическое размещение и маршрутизация, обеспечиваемые системами разработки Altera для ПК на базе Windows и станций Sun SPARC, а также рабочих станций HP 9000 Series 700/800.
■ Дополнительная поддержка ввода проекта и моделирования, обеспечиваемая файлами списка соединений EDIF 2 0 0 и 3 0 0, библиотекой параметризованных модулей (LPM), Verilog HDL, VHDL и другими интерфейсами для популярных инструментов EDA от сторонних производителей, таких как Cadence, Exemplar. Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity и VeriBest
■ Поддержка программирования с помощью главного блока программирования (MPU) Altera, кабеля связи MasterBlasterTM, кабеля загрузки параллельного порта ByteBlasterMVTM, кабеля загрузки последовательного порта BitBlasterTM, а также аппаратного обеспечения сторонних производителей и любых внутрисхемных тестеров, поддерживающих стандартное тестирование и программирование JamTM. Файлы языка (STAPL) (.jam), файлы байт-кода Jam STAPL (.jbc) или файлы последовательного векторного формата (.svf)
Функциональное описание
Архитектура MAX 3000A включает следующие элементы:
■ Блоки логического массива (LAB)
■ макроэлементы
■ Условия продукта Expander (совместно используемые и параллельные)
■ Программируемый массив межсоединений (PIA)
■ Блоки управления вводом/выводом
Архитектура MAX 3000A включает в себя четыре выделенных входа, которые можно использовать как входы общего назначения или как высокоскоростные глобальные управляющие сигналы (тактовый сигнал, сброс и два сигнала разрешения выхода) для каждой макроячейки и вывода ввода-вывода.На рис. 1 показана архитектура устройств MAX 3000A.
Рисунок 1. Блок-схема устройства MAX 3000A
Примечание. (1) Устройства EPM3032A, EPM3064A, EPM3128A и EPM3256A имеют шесть разрешений выхода.Устройства EPM3512A имеют 10 разрешений выхода.
Устройство MAX 3000A Абсолютные максимальные номинальные значения

Примечание:
(1) Минимальное входное напряжение постоянного тока составляет –0,5 В. Во время переходов входы могут опускаться до –2,0 В или подниматься до 5,75 В для входных токов менее 100 мА и периодов менее 20 нс.
 
 
 
Предложение акций (Горячая продажа)